-Os

[Tomasz Kłoczko]

On Fri, 25 Apr 2003, Mateusz Korniak wrote:
[..]
> Z czasem dostępu jak do rejestrów ?

Tak mniejwiecej. Uwierz mi, że to jest procesor z troche innej bajki (i
dlatego tyle koszuje).

Przkładowo przełącznie kontekstu zadania to rozkaz wykonywany w trzech
cyklach protka. Opróch cache jest jerszcze inny kawałek pamięci
statycznej który mapowany jest na pamieć operacyjną. Owa pamięć jest
separowan od reszty dostępnej na etapie inicjacji procesora, a samo
przłączenie kontekstu to zmian nukmerka w rejestrze indeksowym mapowania
rejestrów na pozycje w tablicy w zmapowanej pamięci. Większość rozkazów
wykonuje się w jednym cyklu procesora.

Dotąd USparcII był wybitnie procesorem o chyba najwiekszej wydajności 
operacji wejścia wyjścia. Teraz w USparcIII poprawiono dość mocno FPU (są 
ich dwa) i jednstkę stałoprzecinkowa gdzie też to zdublowano a dotego
doszło jeszcze poprawienie wydajności całosć przy tej samej czestotliwosci 
taktwania poperzez realziacje sporej części FPU i stałego przecinka w 
postaci podsystemu asynchronicznego (nie ma taktowania).

kloczek
PS. Ósmego kwienia Sun zaprezentował nowe maszynki na USparcIIIi (V210 i
V240) które od pełnej wersji różni się zmniejszeniem cache na rozkazy i
dane do 1MB. Maszynki są już dość tanie. Za ~16kzł dla EDU (~28kzł
list price) dostajesz maszynkę typu V240 z dwoma protkami 1.05GHz, 2GB
RAM, SunSwift quad (4xT10/T100/T1000 na miedzi), dwoma dyskami SCSI 36GB.
Pzry czterech portach GE idealna rzeczn router/FW czy serwer. Całość w
zgrabnej obudowie 2U z redundantnym zasilaczami pracujacym jako n+1 (po
awari jednego pozostałe dwa i tak pracują na 50% mocy znamionowej). Do
tego jeszcze kupa softu z który jeszcze z pół roku temu trzeba było
zapłacić tyle co za samą maszynkę.
- 
-----------------------------------------------------------
*Ludzie nie mają problemów, tylko sobie sami je stwarzają*
-----------------------------------------------------------
Tomasz Kłoczko, sys adm @zie.pg.gda.pl|*e-mail: kloczek w rudy.mif.pg.gda.pl*