-Os

[Mateusz Korniak]

On Friday 25 of April 2003 12:26, Tomasz Kłoczko wrote:
> On Fri, 25 Apr 2003, Michal Moskal wrote:
> > On Fri, Apr 25, 2003 at 01:08:25AM +0200, Tomasz Kłoczko wrote:
> > > On Thu, 24 Apr 2003, Michal Moskal wrote:

> > > Dodaj że tak sie dzieje na ia32. Na USparcII magistrala wychodzaca z
> > > procesora do pamieci ma 512bitów (parzystosć czyli 628bit), na
> > > USparcIII jest jeszcze lepiej bo są to 1024 bity. Czyli wprowadzanie
> > > niektórych optymalizacji w sumie powinno być zalezne od architektóry.
> >
> > Nie wiesz o czym mówisz. Nawet jeśli pamięć jest 5 razy (relatywnie w
> > stosunku do procesora) szybsza w sparcu niż x86, to i tak na cache-line
> > czeka się kilkadziesiąt cykli.
>
> USparcIII ma 8MB cache. UsparcII 4MB.

Z czasem dostępu jak do rejestrów ?

-- 
Mateusz Korniak
easy.com  easy.go